首页> 外文OA文献 >Efficient Statistical Analysis of Read Timing Failures in SRAM Circuits

【2h】

Efficient Statistical Analysis of Read Timing Failures in SRAM Circuits

机译：SRAM电路中读取时序故障的有效统计分析

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Soner Yaldiz; Umut Arslan; Xin Li; Larry Pileggi;
展开▼
作者单位

展开▼
年度 2010
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Statistical SRAM Read Access Yield Improvement Using Negative Capacitance Circuits [J] . Mostafa H., Anis M., Elmasry M. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2013,第1期

机译：使用负电容电路提高统计SRAM读取访问的良率
2. A low active and leakage power SRAM using a read and write divided and BIST programmable timing control circuit [J] . Jiafeng Zhu, Na Bai, Jianhui Wu Microelectronics journal . 2013,第4期

机译：使用读写划分和BIST可编程时序控制电路的低有源和泄漏功率SRAM
3. A 28 nm Dual-Port SRAM Macro With Screening Circuitry Against Write-Read Disturb Failure Issues [J] . Ishii Y., Fujiwara H., Tanaka S., Solid-State Circuits, IEEE Journal of . 2011,第11期

机译：具有屏蔽电路的28 nm双端口SRAM宏，可防止读写读写故障问题
4. Efficient statistical analysis of read timing failures in SRAM circuits [C] . Yaldiz, Soner, Arslan, Quality of Electronic Design (ISQED), 2009 10th International Symposium on . 2009

机译：SRAM电路中读取时序故障的高效统计分析
5. Max operation in Statistical Static Timing Analysis on the non-Gaussian variation sources for VLSI circuits. [D] . Baker, Abu M. 2013

机译：针对VLSI电路的非高斯变化源的统计静态时序分析中的最大操作。
6. Avalanche current read-out circuit for low jitter parallel photon timing [O] . M. Crotti, I. Rech, A. Gulinatti, -1

机译：雪崩电流读取电路可实现低抖动并行光子定时
7. Technique for Efficient Evaluation of SRAM Timing Failure [O] . Qazi Masood, Tikekar Mehul, Dolecek Lara, 2012

机译：sRam定时失效的有效评估技术

Efficient Statistical Analysis of Read Timing Failures in SRAM Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅